PCB特性阻抗是高速信号沿传输线传播时，电压与电流之间的固有比例，常见规格包括50Ω单端阻抗、90Ω差分阻抗和100Ω差分阻抗。当PCB走线、芯片输出端和负载端阻抗不匹配时，信号会发生反射，进而出现过冲、下冲、振铃、时序偏移和误码。因此，高速PCB需要通过叠层、线宽、线距和材料控制阻抗连续性。

一、什么是PCB特性阻抗？

普通低频电路中，PCB走线通常可以近似看成一段电阻很小的导线。但随着信号上升时间缩短或传输距离增加，走线上的电阻、电感、电容和介质损耗会共同影响信号传输，此时PCB走线需要按照传输线来处理。

特性阻抗就是信号在这条传输线上传播时，电压与电流之间形成的固有关系，常用符号为Z₀，单位为Ω。对于理想无损传输线，可以近似理解为：

Z₀≈√（单位长度电感÷单位长度电容）

这说明特性阻抗不是单纯由走线电阻决定，而是由线路几何结构、参考平面和PCB材料共同决定。

信号刚进入一条足够长的传输线时，在反射返回之前，驱动端“看到”的主要就是这条线路的特性阻抗。

二、特性阻抗和普通电阻有什么区别？

特性阻抗与万用表测量的直流电阻不是同一个概念。PCB铜线的直流电阻可能只有几毫欧或几十毫欧，但其高速特性阻抗可能是50Ω。

直流电阻主要受到线路长度、宽度、铜厚和铜电阻率影响；特性阻抗则主要由线宽、介质厚度、铜厚、介电常数、参考平面距离和差分间距决定。

因此，用万用表测量一条50Ω阻抗线，并不会得到50Ω。PCB阻抗通常需要通过TDR时域反射仪及专用阻抗测试条进行测量。

三、为什么高速信号需要控制阻抗？

1. 减少信号反射

当信号从一种阻抗结构进入另一种阻抗结构时，例如从50Ω走线进入阻抗明显不同的连接器、过孔或负载，部分能量会继续向前传播，另一部分则会反射回信号源。

反射程度可以通过反射系数进行理解：

反射系数＝（负载阻抗－线路阻抗）÷（负载阻抗＋线路阻抗）

阻抗差异越大，反射通常越明显。反射信号与后续信号叠加后，可能导致接收端电压波形发生变化。

2. 降低过冲、下冲和振铃

阻抗不连续可能使信号在高低电平转换时出现过冲、下冲和振铃。过冲过大可能超过芯片引脚允许电压，下冲过大也可能引发误触发或可靠性风险。

振铃如果持续时间较长，可能在接收端阈值附近多次穿越，造成逻辑判断错误。高速时钟、复位信号及边沿敏感的控制线路尤其需要关注。

3. 保证信号眼图和误码率

在PCIe、USB、HDMI、高速以太网和SerDes等高速链路中，阻抗变化会增加回波损耗和插入损耗，使眼图高度和宽度缩小。

当通道裕量不足时，接收端可能无法准确判断数据，导致误码、链路降速、丢包或连接不稳定。速率越高、通道越长，阻抗连续性通常越重要。

4. 保证信号时序

阻抗不连续不仅会改变波形，还可能影响信号到达接收端的有效时间。对于DDR等并行总线，如果不同线路的波形畸变程度不同，即使物理长度满足等长要求，实际采样时序仍可能出现偏差。

因此，高速PCB不能只关注走线长度，还要同时控制阻抗、拓扑和端接方式。

四、哪些PCB信号通常需要控制阻抗？

并不是PCB上的所有线路都需要做阻抗控制。普通低速GPIO、按键、LED和部分低频模拟信号，通常可以按常规线路设计。

以下信号一般需要重点考虑阻抗：

信号类型                 常见阻抗形式

射频、时钟、部分单端高速信号    常见为50Ω单端

USB高速差分信号             按具体版本规范确定

PCIe高速差分信号            常见为85Ω差分

HDMI、DisplayPort           按对应接口规范确定

以太网差分信号             常见为100Ω差分

DDR数据、地址和时钟          按芯片及拓扑要求确定

MIPI等高速接口             按接口规范确定

高速ADC、DAC信号            按器件手册及系统设计确定

50Ω、90Ω和100Ω只是常见阻抗，并不是统一标准。设计时应以芯片手册、接口规范、参考设计和仿真结果为准。

五、哪些因素会影响PCB特性阻抗？

1. 线宽

在其他条件不变时，走线越宽，单位长度电容通常越大，特性阻抗往往越低；走线越窄，阻抗通常越高。

因此，PCB厂可能根据实际叠层和材料，对客户设计线宽进行适当补偿，但阻抗线宽修改前应取得设计方确认。

2. 铜厚

铜厚变化会改变线路截面和电磁场分布。铜越厚，阻抗通常会有所降低，同时还会影响精细线路的蚀刻补偿。

设计时应区分基铜厚度和成品铜厚，外层线路经过电镀后，实际铜厚可能高于初始铜箔厚度。

3. 介质厚度

信号层与参考平面之间的介质越厚，线路与参考平面之间的耦合通常越弱，阻抗会升高；介质越薄，耦合越强，阻抗通常会降低。

介质厚度是阻抗设计中的关键参数，因此不能在完成阻抗布线后随意更改叠层。

4. 材料介电常数Dk

介电常数越高，单位长度电容通常越大，阻抗会相应降低。不同FR-4、高速材料和高频材料的Dk并不相同，而且Dk还可能随测试方法和频率变化。

阻抗计算时，应采用对应材料在目标频率附近的设计Dk，而不是只套用统一的FR-4参数。

5. 差分线间距

差分线除了受到参考平面影响，两条线路之间也存在耦合。通常情况下，差分间距缩小会增强耦合，并改变差分阻抗；间距增大则会减弱线间耦合。

差分线在连接器、过孔和器件焊盘处，也要避免间距突然变化。

6. 阻焊层

外层微带线表面的阻焊油墨会改变局部介电环境，使实际阻抗与裸铜计算结果出现差异。对于高精度阻抗或射频线路，需要在计算模型中考虑阻焊层。

部分高频线路可能采用局部阻焊开窗，但这会影响线路保护和表面状态，应根据项目要求确定。

六、PCB常见的阻抗结构有哪些？

微带线

微带线通常位于PCB外层，下方有完整参考平面。其电磁场一部分分布在板材中，一部分分布在空气或阻焊层中。

微带线便于调试和连接器过渡，但更容易受到外部环境、阻焊厚度和表面铜厚影响。

带状线

带状线位于PCB内层，上下通常都有参考平面。其电磁场主要被限制在板材内部，屏蔽和抗干扰性能较好。

由于信号被介质包围，带状线损耗、传播速度和阻抗计算方式与微带线不同。

共面波导

共面波导是在信号线同层两侧设置接地铜，同时下方保留参考地平面。该结构常用于射频、微波和高频连接区域。

共面波导的阻抗不仅受线宽和介质厚度影响，还受到线路到同层地铜间距的影响。

七、阻抗控制不仅是控制线宽

一些设计认为，只要给出5mil线宽就能获得50Ω阻抗。实际上，同样的线宽放在不同叠层、材料和铜厚中，阻抗可能明显不同。

完整的阻抗控制需要明确：

目标阻抗值；

单端或差分类型；

所在线层；

参考平面；

目标线宽和差分间距；

铜厚；

介质厚度；

材料型号或Dk；

阻抗允许公差。

高速PCB应先确认板材与叠层，再计算线宽和线距。如果PCB厂家调整了材料或介质厚度，原来的阻抗参数需要重新核算。

八、哪些结构容易造成阻抗不连续？

实际高速通道不只是PCB走线，还包括器件焊盘、过孔、连接器、测试点和封装引脚。以下位置较容易产生阻抗突变：

线宽或差分间距突然改变；

信号换层使用过孔；

过孔残桩过长；

大尺寸器件焊盘；

连接器过渡区域；

差分线不对称；

高速信号跨越平面分割；

测试点形成较长支线；

线路经过铜皮挖空区域。

提高阻抗一致性，需要从整个通道考虑，而不是只保证直线部分的阻抗值。

九、PCB阻抗如何测量？

PCB生产时通常会在工艺边制作阻抗测试条，也称阻抗Coupon。测试条采用与板内阻抗线路相同的叠层、铜厚、线宽和参考结构。

完成生产后，使用TDR时域反射仪向测试条注入快速信号，通过反射波形计算实际阻抗。测试结果可以验证成品阻抗是否处于规定公差范围内。

测试条结果主要反映对应线路结构的制造情况。对于完整高速通道，还可能需要进行网络分析仪测试、眼图测试或通道仿真。

十、阻抗设计的常见误区

第一个误区是认为50Ω线路的直流电阻就是50Ω。特性阻抗属于传输线参数，无法通过普通万用表直接测得。

第二个误区是所有差分信号都使用100Ω。USB、PCIe、HDMI、以太网等接口要求并不完全相同，应按照具体规范设计。

第三个误区是只控制线宽，不确认叠层。介质厚度和材料Dk变化后，即使线宽不变，阻抗也会发生变化。

第四个误区是阻抗越精确，信号就一定越好。阻抗控制很重要，但通道损耗、回流路径、端接、过孔和连接器同样会影响信号质量。

十一、聚多邦PCB阻抗控制支持

聚多邦支持1～40层高多层PCB、高频高速PCB、1～5阶HDI及高速混压结构制造，可选用FR-4、高Tg、Rogers、M6/M7、PTFE等材料，并支持背钻、盘中孔和盲埋孔等工艺。

聚多邦常规阻抗控制精度可达±8%。生产前建议提供目标阻抗、阻抗类型、所在层、线宽线距、铜厚、材料和叠层要求，由工程人员结合实际板材及压合结构进行阻抗核算，并根据需要制作阻抗测试条进行检测。

常见问题

1.普通PCB需要做阻抗控制吗？

如果主要是低速控制信号，通常不需要；如果包含高速接口、射频、时钟或长距离快速信号，则需要评估。

2.50Ω单端阻抗和100Ω差分阻抗是什么关系？

100Ω差分阻抗不等于简单放置两条完全独立的50Ω线路。两条差分线之间存在耦合，需要结合线宽、间距和参考平面共同计算。

3.阻抗线可以随意换层吗？

不建议频繁换层。换层会引入过孔和参考平面变化，可能造成阻抗不连续，还需要为回流电流提供合理路径。

4.阻抗公差越小越好吗？

阻抗公差越严格，制造和检测要求通常越高，成本也可能增加。应根据接口规范和系统裕量提出合理要求。

结语

PCB特性阻抗是高速信号传输路径的重要属性。通过合理控制叠层、线宽、线距、铜厚和材料，可以减少阻抗突变引起的反射、振铃和误码。高速PCB阻抗设计的关键，不是只追求某个阻值，而是保证从芯片、走线、过孔到连接器的整条通道尽量连续。