电源完整性是指电子系统在不同负载和频率条件下，始终为芯片提供处于允许范围内的稳定电压。PDN即电源分配网络，由电源模块、电容、PCB电源/地平面、走线、过孔、封装及芯片共同组成。合理设计PDN，可以降低电压跌落、电源噪声、地弹、谐振和电磁干扰，避免芯片复位、数据错误或高速接口不稳定。

一、什么是电源完整性？

电源完整性英文为Power Integrity，简称PI。其核心目标，是保证电源从稳压模块输出后，经过PCB、封装到达芯片电源引脚时，电压始终满足器件要求。

理想电源的输出电压不会随负载变化，但实际系统中，电源路径存在电阻、电感和电容。当CPU、FPGA、GPU、DDR或高速接口同时切换时，负载电流会在很短时间内发生变化，引起电源电压波动。

如果电压下降过多，可能造成逻辑门翻转失败、芯片复位或系统死机；如果电压噪声过大，也可能影响时钟、ADC、PLL和高速SerDes性能。

因此，电源完整性并不是“测量电源有正常直流电压”这么简单，而是要保证从直流到高频范围内，电源网络都能及时响应负载变化。

二、什么是PDN？

PDN是Power Distribution Network的缩写，即电源分配网络。它覆盖电源产生、传输、储能和负载使用的完整路径。

典型PDN包括：

AC/DC或DC/DC电源模块；

LDO稳压器；

输入及输出电容；

PCB电源走线和铜皮；

电源层与地层；

电源过孔和接地过孔；

芯片附近的去耦电容；

BGA焊球和芯片封装；

芯片内部电源网络。

PDN并不只存在于PCB上。即使PCB电源平面设计得很好，封装和芯片内部仍然存在寄生参数。高速系统需要把VRM、PCB、封装和芯片作为整体分析。

三、PCB为什么需要进行PDN设计？

1. 芯片负载变化越来越快

现代处理器、FPGA和高速接口芯片包含大量同步开关电路。多个逻辑单元同时翻转时，会在极短时间内产生较大的瞬态电流。

稳压模块通常距离芯片较远，响应速度也有限，无法在高频范围内立即补充电流。这部分瞬态电流需要由芯片附近的去耦电容、电源平面和封装电容提供。

如果PDN设计不合理，芯片电源引脚处就会出现瞬态压降和噪声。

2. 芯片电压越来越低

芯片工作电压不断降低，但电流并未同步下降。例如，1.0V电源如果允许±3%的电压波动，可用噪声裕量只有30mV。

在相同寄生阻抗和电流变化条件下，低电压系统更容易超出允许范围。因此，低压大电流芯片对PDN阻抗和电源噪声控制提出了更高要求。

3. PCB上的电源路径并非理想导体

电源走线、铜皮、过孔和焊盘都具有电阻与电感。电流经过这些结构时会产生压降，频率越高，寄生电感的影响越明显。

即使电源模块输出端电压稳定，芯片引脚处也可能因为长走线、过孔不足或平面狭窄出现明显压降和噪声。

4. 电源噪声会影响信号完整性

芯片输出驱动、输入阈值、时钟和高速收发器都依赖稳定电源。电源噪声可能转化为信号抖动、边沿变化和共模噪声。

因此，信号完整性与电源完整性并不是两个完全独立的问题。高速信号线路设计再规范，如果供电噪声过大，眼图和误码率仍可能不达标。

四、什么是PDN目标阻抗？

PDN设计通常以目标阻抗作为重要评价指标。目标阻抗表示在一定频率范围内，为了将电源噪声限制在允许范围，PDN所能接受的最大阻抗。

可以用以下关系进行初步估算：

目标阻抗＝允许电压波动÷最大瞬态电流变化

例如，一路1.0V电源允许波动为30mV，预计瞬态电流变化为3A，则目标阻抗约为10mΩ。

这意味着在关注的频率范围内，电源分配网络阻抗应尽量低于10mΩ。实际设计还要考虑直流压降、负载模型、安全裕量和频率范围，不能只用一个公式完成全部PDN设计。

五、不同频率的电流由谁提供？

PDN在不同频率范围内由不同部分承担供电任务。

1. 低频范围

低频电流变化主要由稳压模块和较大容量的电容承担。电解电容、聚合物电容和大容量陶瓷电容可以缓解相对缓慢的负载变化。

2. 中频范围

中频瞬态通常由PCB上的去耦电容承担。不同容量和封装的MLCC在一定频率范围内具有较低阻抗。

3. 高频范围

频率升高后，电容引脚、焊盘、走线和过孔的寄生电感会限制电容效果。此时电源层与地层之间的平面电容、封装电容和芯片内部电容更加重要。

这也是去耦电容必须靠近芯片电源引脚、并缩短回路的原因。距离很远的大容量电容，不能有效替代芯片附近的高频去耦。

六、去耦电容在PDN中有什么作用？

去耦电容可以在负载电流突然增加时，就近释放储存的电荷，降低芯片电源引脚处的瞬态压降；同时也可以为高频噪声提供较低阻抗的回流路径。

但去耦电容的效果不仅由标称容量决定，还受到以下因素影响：

等效串联电阻ESR；

等效串联电感ESL；

封装尺寸；

直流偏压导致的容量衰减；

焊盘与过孔结构；

电容到芯片的距离；

电源和地平面位置；

多个电容之间的谐振。

因此，不能简单认为“每个电源引脚旁边放一个0.1μF电容”就完成了PDN设计。

七、电源层和地层为什么要靠近？

电源层与地层相邻并使用较薄介质时，可以形成分布式平面电容，同时降低电源与地之间的高频回路电感。

平面对的面积越大、间距越小，通常越有利于高频电流在芯片周围快速流动。但PCB平面电容的容量通常有限，不能完全替代去耦电容。

合理叠层应让关键电源层靠近地层，并减少电源平面的狭窄通道、分割和长距离绕行。高速信号层也应靠近完整参考地平面，避免信号回流与电源噪声相互影响。

八、电源过孔应该如何设计？

电源从一个层面连接到另一个层面时，需要通过过孔传输。单个过孔具有电阻和电感，可能成为大电流路径中的瓶颈。

大电流或高瞬态电流电源通常需要使用多个并联过孔。去耦电容的电源端和接地端也应靠近过孔，缩短电容—芯片—地之间的回路。

过孔数量不能只根据平均电流确定，还要考虑：

孔径与孔铜厚度；

PCB板厚；

允许温升；

瞬态电流；

过孔布局；

电源和地平面位置。

多个过孔如果集中在远离芯片的位置，并不能有效降低高频回路电感。

九、PDN谐振和反谐振是什么？

电容、平面、过孔和封装中的电感、电容会形成多个谐振回路。在某些频率下，PDN阻抗可能显著降低；在另一些频率下，不同电容组合可能产生反谐振，使阻抗突然升高。

如果反谐振峰值高于PDN目标阻抗，芯片在该频段产生的瞬态电流就可能引起明显电压噪声。

盲目堆叠0.1μF、1μF、10μF等不同容量电容，并不一定能获得平滑的阻抗曲线。电容选型和数量应结合实际偏压下的容量、ESR、ESL及仿真结果确定。

适当的ESR有时能够提供阻尼，降低反谐振峰值，并不是电容ESR越低越好。

十、PDN设计应该怎么做？

1. 明确电源需求

整理每一路电源的额定电压、平均电流、峰值电流、允许纹波和负载变化速度，并区分核心电源、I/O电源、模拟电源和参考电压。

2. 计算目标阻抗

根据允许电压波动和最大瞬态电流，估算每路电源的目标阻抗，并确定需要控制的频率范围。

3. 规划PCB叠层

关键电源层应靠近完整地层，降低平面间回路电感。高电流电源要保证足够铜面积和连续传输路径。

4. 设计电源分配路径

根据电流、温升和压降确定线宽、铜厚、平面及过孔数量，避免在BGA扇出、开槽或连接器区域形成狭窄电源瓶颈。

5. 配置去耦电容

根据芯片手册和PDN需求选择电容容量、封装、数量和位置。高频去耦电容应尽量靠近电源引脚，并缩短电源与地回路。

6. 进行仿真和测试

复杂FPGA、服务器、通信设备和高速采集系统，可以进行直流压降、阻抗扫描和电源噪声仿真。样板完成后，通过示波器、网络分析仪或专用测试方法验证电压纹波和PDN阻抗。

十一、PDN设计的常见误区

第一个误区是电容越多，电源越稳定。电容组合不合理可能产生反谐振，也会增加成本和布局压力。

第二个误区是只看电源模块输出端电压。芯片引脚处的电压可能因PCB压降和瞬态噪声与电源模块输出端不同。

第三个误区是大容量电容可以替代小封装去耦电容。大容量电容通常适合较低频率，高频响应还受到封装和回路电感限制。

第四个误区是电源铜皮铺得越大越好。大面积铜皮有助于降低直流电阻，但如果路径狭窄、过孔不足或参考结构不合理，仍可能出现电源完整性问题。

第五个误区是电源完整性只影响供电。PDN噪声还会通过芯片驱动和参考平面影响高速信号、时钟、模拟采样和EMC性能。

十二、聚多邦PCB电源网络制造支持

聚多邦支持1～40层高多层PCB、0.5～20oz铜厚、厚铜板、埋嵌铜块及金属基散热结构制造，可根据层数、板厚、成品铜厚、孔径和电源平面要求进行工程评估。

对于高电流、高多层和高速PCB，生产前建议提供电源层分布、铜厚、过孔结构、阻抗和叠层要求。聚多邦可从线宽线距、孔铜、叠层和制造工艺角度进行DFM核对。

需要注意的是，PCB制造评估主要确认结构能否稳定生产；PDN目标阻抗、电容配置和瞬态响应仍需要设计方结合芯片模型、负载需求与系统仿真确定。

常见问题

1.普通MCU板需要进行PDN设计吗？

需要，但复杂程度可以较低。至少应合理规划电源走线、去耦电容、地平面和回流路径。

2.每个电源引脚都需要一个去耦电容吗？

不一定。应根据芯片手册、引脚分组、封装结构和频率需求配置，不能简单机械对应。

3.去耦电容距离芯片多远合适？

没有统一距离。核心是缩短完整电流回路并降低连接电感，而不只是看电容与芯片的直线距离。

4.PDN仿真必须做吗？

普通低速、小电流产品可以通过规范设计和实测验证；高算力、低电压大电流、高速接口及高可靠产品更适合进行PDN仿真。

结语

电源完整性的目标，是让芯片在负载不断变化时仍能获得稳定供电。PDN设计需要从稳压模块、去耦电容、PCB平面、过孔、封装到芯片进行整体规划。降低电源网络阻抗、缩短瞬态电流回路并控制谐振，是提高高速PCB稳定性和量产一致性的关键。