PCB去耦电容应根据电源电压、芯片瞬态电流、目标阻抗和工作频段选择，不能只套用“0.1μF万能公式”。选型时要关注实际容量、耐压、介质、ESR、ESL和封装；放置时应靠近芯片电源引脚，缩短电源—电容—地之间的完整回路。高速芯片还需结合封装、电源平面和PDN仿真确定数量与位置。

一、去耦电容有什么作用？

芯片工作时，内部大量晶体管会快速切换，使电源电流在很短时间内发生变化。由于稳压器距离芯片较远，PCB走线、过孔和电源平面又存在寄生电阻和电感，电源模块无法立即为芯片补充高频瞬态电流。

去耦电容相当于布置在负载附近的小型储能单元。当芯片瞬间需要电流时，电容可以就近释放电荷，降低电源引脚处的电压跌落；当电源网络出现高频噪声时，电容还能为噪声提供低阻抗回流路径。

去耦电容主要解决以下问题：

降低芯片电源引脚的瞬态压降；

抑制电源纹波和高频噪声；

减少地弹和同时开关噪声；

稳定PLL、SerDes、ADC等敏感电源；

降低电源噪声向信号和空间辐射；

改善系统电源完整性。

去耦电容不是孤立元器件，它与PCB走线、过孔、电源地平面、芯片封装共同构成完整PDN。

二、去耦电容和储能电容有什么区别？

去耦电容与储能电容没有绝对边界，但二者关注的频率和作用通常不同。

去耦电容一般靠近芯片，主要处理较高频率、持续时间较短的瞬态电流，常使用小型MLCC陶瓷电容。储能电容或Bulk电容通常靠近电源入口、稳压模块或负载区域，主要应对较低频率和较大幅度的负载变化，容量通常更大。

一个完整的电源网络可能同时配置：

电源入口的大容量电容；

DC-DC或LDO输入输出电容；

功能区域附近的中等容量电容；

芯片电源引脚附近的小封装去耦电容；

封装内部或芯片内部电容。

不同层级电容共同覆盖多个频段，不能只依赖某一种容量。

三、去耦电容容量应该怎么选？

0.1μF是数字电路中常见的去耦容量，但不代表所有芯片、所有电源和所有频率都适用。实际容量应优先按照芯片数据手册、参考设计和PDN目标阻抗确定。

普通MCU和逻辑器件常见0.1μF去耦，并在电源区域配置1μF、4.7μF或更大容量电容；FPGA、CPU、GPU、DDR和高速SerDes则可能需要多个容量、封装和位置组合。

选型时不能只看标称容量，还要关注电容在实际工作条件下的有效容量。MLCC的实际容量会受到以下因素影响：

直流偏压；

温度；

频率；

容差；

老化；

焊接和机械应力。

例如，一颗标称10μF的MLCC，在接近额定电压下工作时，实际有效容量可能明显低于标称值。因此，不能直接按照料号上的容量进行PDN计算。

四、去耦电容耐压应该怎么选？

电容额定电压必须高于实际工作电压，并保留合理裕量。耐压过低可能造成容量衰减加重、漏电增加，甚至影响长期可靠性。

但耐压越高并不一定越好。相同封装和容量下，提高耐压可能使器件尺寸、价格和材料结构发生变化。选型时应综合考虑工作电压、瞬态电压、直流偏压特性和供应稳定性。

汽车电子、工业控制和电源系统还要考虑浪涌、负载突变和高温环境，不能只依据正常稳态电压选型。

五、电容介质应该怎么选？

去耦电容通常选用X7R或X5R等II类陶瓷介质。这类电容容量较大、体积较小，适合数字电源和一般电源网络。

常见介质特点如下：

电容介质 主要特点 常见应用

C0G/NP0 稳定性高、损耗低、容量较小 射频、时钟、精密模拟

X7R 温度范围较宽、容量较大 工业、汽车、数字电源

X5R 容量密度较高 消费电子、一般数字电源

Y5V/Z5U 容量变化较大 通常不建议用于高可靠去耦

高精度模拟、PLL和射频电路可能需要使用低损耗、高稳定性的C0G/NP0电容，但其容量通常较小。普通大容量去耦则多采用X7R或X5R。

六、为什么要关注ESR和ESL？

实际电容并不是理想元件，除容量外，还包含等效串联电阻ESR和等效串联电感ESL。

在较低频率下，电容主要表现为容性；达到自谐振频率附近时，阻抗通常最低；频率继续升高后，ESL开始占主导，电容逐渐表现为感性。

因此，大容量电容并不一定能处理更高频率的噪声。封装越小、安装回路越短，ESL通常越低，高频性能可能越好。

ESR也并非越低越好。适当的ESR能够为PDN提供阻尼，降低不同电容之间的反谐振峰值。盲目堆叠大量超低ESR电容，可能使某些频段的PDN阻抗反而升高。

七、电容封装应该怎么选？

常见MLCC封装包括0201、0402、0603、0805和更大尺寸。小封装通常具有较低寄生电感，更适合高频去耦；大封装更容易获得较高容量和耐压，也更便于普通SMT生产。

选择封装时需要在以下因素之间平衡：

高频性能；

实际容量；

耐压；

SMT贴装能力；

机械可靠性；

成本和供应；

PCB空间。

对高频去耦而言，一颗布局合理的0402电容，有时比距离较远的0805电容效果更好。汽车和高振动产品还要关注MLCC机械开裂风险，可根据需要采用软端电容或调整焊盘方向。

八、去耦电容应该放在哪里？

1. 靠近芯片电源引脚

高频去耦电容应尽量靠近对应电源和地引脚，减少连接线路和回路面积。这里的“靠近”不能只看器件之间的直线距离，更要看完整电流回路。

合理路径应尽量形成：

电容电源端

→ 芯片电源引脚→ 芯片地引脚→ 电容接地端

回路越短、越宽，寄生电感通常越小。

2. 优先放在同一面

如果空间允许，去耦电容可以放在芯片同一面，直接连接电源引脚和地。如果BGA引脚密度较高，也可以将电容放在PCB背面，通过短过孔连接到对应电源和地焊盘。

背面放置并不一定比同面差，关键是过孔位置、层间距离和完整回路电感。

3. 过孔应靠近电容焊盘

电容的电源和接地过孔应尽量靠近焊盘，避免通过细长走线再连接到电源层或地层。必要时可以采用焊盘侧边过孔、双过孔或盘中孔结构降低连接电感。

去耦电容接地端不要经过长距离走线后才进入地平面，否则高频去耦效果会明显下降。

4. 避免多个电容共用狭窄路径

多个去耦电容如果通过一条细长线路或单个过孔连接电源层，它们可能共享较大的寄生电感，无法充分发挥并联效果。

不同电容应根据电源引脚分布设置独立或低阻抗连接路径，尤其是FPGA、CPU和大尺寸BGA周围的去耦网络。

九、BGA芯片去耦电容如何放置？

BGA芯片电源与地焊球通常分布在封装内部，表层空间有限。去耦电容可以放在芯片四周或PCB背面，并通过短过孔连接到电源和地平面。

BGA去耦设计需要关注：

电容对应的电源域；

电源焊球和地焊球位置；

电容到过孔的连接长度；

过孔数量和结构；

电源层与地层的相邻关系；

BGA扇出空间；

芯片封装内部电感。

高算力芯片不一定要求每个电源焊球对应一颗电容，而应按照芯片厂商给出的数量、容量和位置建议配置，并结合PDN仿真优化。

十、不同容量电容应该如何排列？

传统经验常将最小容量电容放得离芯片最近，较大容量依次向外排列。这种方法有一定参考价值，但并非适用于所有高速系统。

在高频范围内，安装电感往往比标称容量更重要。不同容量电容的自谐振频率、ESR和ESL也会相互作用，可能形成反谐振峰值。

更合理的做法是：

优先满足芯片手册推荐；

根据目标阻抗选择电容组合；

检查直流偏压后的有效容量；

控制电容与平面的连接电感；

通过PDN仿真检查谐振与反谐振；

样板阶段进行电源噪声测试。

普通MCU板可以使用经验配置；复杂FPGA、服务器和高速通信产品则不建议只依赖固定容量搭配。

十一、模拟电源和数字电源如何去耦？

数字电源的负载变化快，需要重点控制瞬态电流和高频噪声；模拟电源、ADC参考电压、PLL和时钟电源则更关注低噪声与隔离。

模拟电源可以根据芯片要求使用LDO、磁珠或滤波网络，并在负载附近配置去耦电容。但磁珠与电容组合也可能形成谐振，应根据阻抗曲线和负载特性选择。

ADC参考电压电容、PLL滤波电容和稳压器输出电容具有特定稳定性要求，不能直接使用普通数字去耦规则替代，应严格参考器件数据手册。

十二、去耦电容布局的常见误区

第一个误区是每个电源引脚都固定放置一颗0.1μF电容。不同芯片、电源域和封装的要求不同，应以器件手册和PDN需求为准。

第二个误区是电容离芯片近就一定有效。如果电容通过长走线或远距离过孔连接到平面，完整回路仍然可能很长。

第三个误区是容量越大，去耦效果越好。大容量电容高频性能受ESL限制，不能替代小封装、低回路电感的电容。

第四个误区是电容数量越多，PDN阻抗越低。不合理的电容组合可能产生反谐振，也会增加成本和贴装面积。

第五个误区是所有电容共用一个接地过孔。共用路径会增加公共寄生电感，降低高频去耦效果。

十三、如何验证去耦设计是否有效？

1. 电源波形测试

使用示波器和低电感探测方式，在芯片电源引脚附近测量纹波、压降和瞬态响应。普通长接地夹会引入额外噪声，可能使测试结果失真。

2. PDN阻抗仿真

通过电源完整性工具分析PDN阻抗曲线，检查目标频率范围内是否低于目标阻抗，以及是否存在明显反谐振峰值。

3. 频域测量

复杂系统可以通过网络分析仪或专用探头测量电源网络阻抗，用于验证仿真和实际PCB的一致性。

4. 功能与压力测试

在处理器满负载、接口高速运行、温度变化及多模块同时工作条件下，观察系统是否出现复位、误码或采样异常。

十四、聚多邦PCB与PCBA制造支持

聚多邦支持1～40层高多层PCB、1～5阶HDI、0.5～20oz铜厚及高频高速板制造，可提供最小0.15mm机械孔、0.075～0.15mm激光微孔，并支持盘中孔、盲埋孔和厚铜等工艺。

在高密度BGA和去耦电容布局中，可结合电容焊盘、过孔、盘中孔、叠层和电源平面要求进行DFM评估。聚多邦还可提供SMT贴片、SPI、AOI和X-Ray检测，帮助检查小封装电容的贴装与焊接质量。

需要注意的是，DFM和PCBA检测主要确认结构及生产质量，电容容量组合和PDN性能仍需设计方结合芯片手册、仿真与系统测试确定。

常见问题

1.0.1μF去耦电容适合所有芯片吗？

不适合。0.1μF是常见经验值，具体容量和数量应按照芯片手册与PDN需求选择。

2.去耦电容离芯片多远合适？

没有统一距离。关键是缩短电容、芯片和地之间的完整高频电流回路，并降低连接电感。

3.去耦电容可以全部放在PCB背面吗？

可以，但需要通过短过孔连接对应电源和地，并评估过孔、层间距离和封装结构带来的电感。

4.多个电源引脚可以共用一颗去耦电容吗？

低速或同一电源域可能可以，但高速、高电流芯片应根据引脚分布和芯片厂商建议判断，不能简单共用。

结语

PCB去耦电容的选型与布局，核心不是堆叠容量，而是让PDN在目标频率范围内保持较低阻抗。选择具有合适有效容量、耐压、ESR和ESL的电容，并通过短走线、近过孔和紧凑回路连接芯片，才能真正改善电源完整性和系统稳定性。