多电压系统的电源分配网络设计，不能简单理解为把不同电压分别连接到对应芯片。真正需要解决的是：如何在有限的PCB空间内，让每一路电源都具备足够的载流能力、较低的供电阻抗和稳定的回流路径，同时避免不同电源域之间相互干扰。

设计时应先建立电源树，明确每个电压轨的来源、负载、电流、纹波、上电时序和瞬态需求；再根据电流大小、工作频率及噪声敏感度，规划电源层、铜皮、走线、过孔和去耦网络。对于高速处理器、FPGA、通信设备和工业控制系统，还需要从电源完整性角度进行PDN设计。

一、什么是多电压系统？

多电压系统是指同一块PCB上存在两种或两种以上的工作电压。例如一块处理器控制板可能同时包含：

12V或24V输入电源；

5V接口及外设电源；

3.3V数字I/O电源；

1.8V存储器或逻辑电源；

1.2V、1.0V等核心电源；

模拟电源、PLL电源或ADC参考电源；

隔离电源和备用电源。

随着芯片集成度提高，电源轨数量也在增加。同一颗FPGA、SoC或处理器可能需要多组核心、I/O、存储和模拟电源，而且各路电源在电流、纹波及上电顺序方面存在不同要求。

因此，多电压系统的重点不只是“电压正确”，还要保证电源从稳压器输出端到负载引脚之间的压降、纹波和瞬态波动处于允许范围内。

二、先建立完整的电源树

设计多电压PCB前，应先绘制电源树，明确电能从输入端到各级负载的转换关系。例如：

24V输入 → 12V → 5V → 3.3V、1.8V、1.2V

电源树至少应标明以下信息：

每路电压的标称值和允许偏差；

稳压器类型及输入来源；

最大持续电流和瞬态峰值电流；

主要负载器件；

允许纹波与噪声；

上电、掉电时序要求；

是否需要电源监控或保护；

不同电源域之间是否存在反向供电风险。

电流预算不能只统计芯片数据手册中的典型功耗，还应考虑启动浪涌、负载突变、接口外供电流以及后续功能扩展。稳压器和PCB导体都应保留合理余量，但余量大小应结合产品功耗、散热条件和成本综合确定。

三、如何选择电源转换架构？

多电压系统常见的供电方式包括LDO、Buck、Boost和Buck-Boost等。

1. 大压差、大电流优先考虑开关电源

如果输入电压与输出电压相差较大，或者负载电流较高，采用LDO会产生明显功耗：

LDO损耗 =（输入电压－输出电压）×负载电流

例如使用5V转换为1.2V、输出1A时，LDO理论损耗达到3.8W，通常不利于效率和散热。此类场景更适合使用Buck降压电源。

2. 低噪声电源可以采用“开关电源＋LDO”

ADC、DAC、PLL、射频和精密模拟电路对电源噪声较敏感，可以先通过DC-DC完成高效率转换，再使用LDO进行二次稳压和噪声抑制。

不过，LDO的电源抑制能力会随频率变化，不能认为加入LDO就能消除全部开关噪声。还需要结合滤波、电源布局和器件数据手册进行设计。

3. 避免无必要的多级转换

电源转换级数越多，整体效率通常越低，器件数量和故障点也会增加。设计时需要比较集中式供电与负载点供电的差异，在效率、空间、噪声和成本之间取得平衡。

四、不同电压轨应该如何分区？

多电压系统应按功能和噪声属性进行区域规划，而不是单纯按照电压高低划分。

通常可以分为：

输入电源与保护区；

开关电源转换区；

数字核心电源区；

I/O和接口电源区；

模拟及参考电源区；

大电流负载区；

隔离电源区。

开关电源应靠近其主要负载布置，以缩短大电流路径。但开关节点、电感和功率器件应远离晶振、ADC输入、射频模块和高阻抗模拟节点。

不同电源域可以采用不同的电源铜皮，但地平面通常应尽量保持完整。除电气隔离或器件手册明确要求外，不建议把地平面随电源区域一起机械分割。

五、电源层应该怎样分割？

在多层PCB中，不同电压轨经常共用一个电源层，通过铜皮分区形成多个电源岛。这种方式可以节省层数，但需要注意以下问题。

1. 根据电流分配铜皮面积

高电流、低电压电源对路径压降更敏感，应获得更宽、更完整的铜皮区域。不能仅根据元器件数量平均划分面积，因为芯片数量少的核心电源也可能承担很大的瞬态电流。

2. 避免形成狭窄连接通道

焊盘、过孔和其他电源岛可能把铜皮挤压成细颈。即使整体铜皮面积较大，局部细颈仍可能成为压降、温升和电迁移风险点。

3. 关键信号不要跨越电源分割

如果信号以电源层作为高频参考平面，跨越不同电源岛边界会造成回流路径中断。高速信号更适合参考连续地平面，而不是分割后的电源层。

4. 电源岛之间应保持制造间距

不同电压铜皮之间需要满足PCB制造间距要求。涉及高压时，还需要根据工作电压、污染等级、材料组别和适用安规标准确定电气间隙与爬电距离，不能直接套用普通低压PCB的线距。

六、如何确定电源线宽和铜厚？

电源走线和铜皮尺寸应根据以下因素综合计算：

持续电流与峰值电流；

铜厚；

允许温升；

允许压降；

走线长度；

外层或内层布线；

散热环境；

连接器及过孔的载流能力。

低压大电流电源不仅要关注温升，还要重点检查压降。例如1.0V核心电源即使只产生30mV压降，也相当于3%的供电偏差，可能明显压缩芯片的电压裕量。

因此，核心电源一般应使用宽而短的铜皮连接，必要时提高铜厚、使用多个电源层或将稳压器布置在负载附近。具体线宽应结合IPC-2152相关方法、板厂铜厚数据和实际散热条件评估，不建议只使用固定的“每毫米承载多少电流”经验值。

七、电源过孔应该怎样配置？

电源换层时，过孔可能成为供电路径中的阻抗瓶颈。设计时应综合考虑孔径、成品孔铜厚度、板厚、电流和温升。

常用原则包括：

大电流路径采用多个过孔并联；

过孔尽量靠近电源焊盘和去耦电容；

输入与输出电流路径分别配置足够过孔；

不要让所有电流集中通过单个小孔；

BGA电源焊盘需要结合扇出结构均匀布置过孔；

高瞬态电流负载应同时优化电源过孔和接地过孔。

并联过孔数量不能只按单孔理论载流量简单相除，因为各个过孔的电流分配可能不均匀。对于高电流或高可靠项目，建议通过电流密度和温升仿真进一步验证。

八、每一路电源如何配置去耦电容？

多电压系统中的每一路电源都需要建立相应的去耦网络。常见配置包括：

电源入口处的大容量储能电容；

DC-DC输入端和输出端电容；

芯片电源引脚附近的高频去耦电容；

BGA底部或背面的局部去耦电容；

模拟电源入口处的滤波网络。

不同容值的电容用于覆盖不同频率范围，但不能仅按照“0.1μF＋1μF＋10μF”的固定组合机械配置。实际选型应考虑电容的有效容值、直流偏压、ESR、ESL、封装尺寸以及芯片厂商推荐。

去耦电容到电源引脚和地之间的连接应尽量短，过孔应靠近焊盘放置。对于高频去耦，连接路径的寄生电感往往比标称电容量更值得关注。

九、如何处理模拟电源与数字电源？

模拟电源和数字电源的处理重点，是减少数字开关噪声进入敏感模拟电路。

常见方法包括：

模拟与数字器件分区布局；

模拟电源单独使用LDO或滤波网络；

将模拟去耦电容靠近模拟电源引脚；

避免数字高速线穿过模拟电源区域；

防止开关电源电感和SW节点靠近模拟输入；

保持连续、低阻抗的地参考；

按ADC、DAC或射频芯片手册处理电源和地连接。

磁珠适合隔离某些频段的高频噪声，但磁珠与电容可能产生谐振。因此，应根据阻抗曲线、额定电流和直流电阻选型，而不是在每个模拟电源入口统一放置磁珠。

十、如何设计电源上电与掉电时序？

FPGA、SoC、DDR和高速接口芯片可能对不同电源轨的启动顺序有明确要求。时序不正确可能导致启动失败、器件锁死、接口异常，甚至产生闩锁或过压风险。

设计时应确认：

核心电源、I/O电源和存储电源的上电顺序；

各电压轨的斜率和延迟时间；

电源稳定信号与复位释放时间；

掉电时是否需要反向顺序；

某一路未上电时，接口信号是否会造成反向供电；

电源异常时系统如何复位或关闭。

复杂系统可以采用电源管理芯片、使能链路、电源良好信号或专用时序控制器。时序要求应以器件数据手册为准，并通过示波器测量验证。

十一、如何降低不同电源域之间的干扰？

降低电源域串扰不能只依赖滤波元件，还要从布局和电流路径入手：

各路DC-DC的高频开关回路保持紧凑；

不同开关电源适当错开或同步开关频率；

敏感电源远离SW节点和电感；

大电流路径不经过小信号区域；

不同电源岛避免长距离平行细颈；

电源和地过孔就近成对设置；

高速信号保持连续地参考；

为敏感模拟电源预留独立滤波和测试位置。

如果多路开关电源频率相近，还可能产生拍频噪声。对低噪声系统，应结合控制器同步功能、开关频率规划和频谱测试综合处理。

十二、常见设计错误有哪些？

1. 只按平均电流设计

处理器和FPGA的电流可能快速变化。平均电流满足要求，并不代表瞬态电压波动一定合格。

2. 电源铜皮面积足够，但连接处过窄

电源岛、焊盘与过孔之间的局部细颈经常成为实际瓶颈，应检查完整供电路径，而不是只看铺铜面积。

3. 多路电源共用过长输入路径

多组DC-DC共用细长输入走线时，一个电源的负载变化可能影响其他电源。必要时应增加输入铜皮、局部储能电容或调整供电拓扑。

4. 随意切割地平面

电源可以分区，但地平面不宜因此被随意分割。高速信号跨越地缝会增加回流路径和电磁干扰。

5. 忽视负载端电压

稳压器输出端电压正常，不代表芯片引脚处电压合格。应检查从电源输出到负载端的实际压降。

6. 忽略电源测试点

每一路关键电源应预留测试点，便于测量电压、纹波和上电时序。高频纹波测试还应预留低电感探测方式，避免普通长地线探头引入虚假噪声。

十三、设计完成后如何验证？

多电压电源网络完成后，应至少检查以下内容：

各电压轨的静态电压和负载调整率；

稳压器输出端与负载端之间的压降；

上电、掉电及复位时序；

负载阶跃时的电压跌落与过冲；

各电源轨的纹波和噪声；

电源器件、铜皮和过孔温升；

各路电源之间是否存在串扰；

过流、短路、欠压和过压保护；

关机状态下是否存在反向供电。

对于高速处理器、大规模FPGA或AI计算板，建议在布局前进行目标阻抗规划，在布局后结合PDN仿真检查阻抗峰值、平面谐振和去耦配置。

聚多邦多电压PCB制造支持

多电压系统常涉及高多层、阻抗控制、HDI微孔、厚铜和多种材料组合，对叠层、电源层分割、孔铜可靠性及线宽线距有较高要求。

聚多邦可提供1—40层PCB、0.5—20oz铜厚、1—5阶HDI及高频高速PCB加工，并支持阻抗控制、盘中孔、背钻、混压和高厚铜等工艺。投产前可针对叠层、铜厚、线宽线距、孔径、铜皮细颈和制造间距进行DFM检查，帮助识别加工可行性问题。

需要注意的是，DFM检查主要验证PCB是否满足制造要求。电源架构、PDN目标阻抗、器件时序、热设计及系统级电气性能，仍需由设计人员结合器件手册、仿真和实测结果确认。

常见问题

1. 多电压系统一定需要独立电源层吗？

不一定。低电流电源可以采用局部铜皮或宽走线，高电流核心电源则更适合使用完整铜面或专用电源层。具体取决于电流、压降、层数和布线密度。

2. 不同电压可以共用同一个地平面吗？

多数非隔离系统可以共用连续地平面。重点是通过合理布局控制回流路径，避免大电流或高噪声电流经过敏感区域。

3. 电源层分割间距设置多少合适？

普通低压电源岛之间的间距，应满足板厂制造能力并保留合理裕量；涉及高压时，应依据适用安规标准、工作电压、污染等级和材料组别计算，不能使用统一数值。

4. 每一路电源都需要磁珠吗？

不需要。磁珠主要用于抑制特定频率范围的噪声，选用不当可能增加压降或引起谐振。是否使用应根据负载性质、噪声频谱和芯片手册确定。

总结

多电压系统的电源分配网络设计，应从电源树、电流预算、转换架构、功能分区、铜皮和过孔、去耦网络、上电时序及测试验证等方面综合考虑。

设计的核心不是把不同电压简单分开，而是让每一路电源在实际工作状态下都具有较低的供电阻抗、可控的电压波动和清晰的电流回路。对于复杂高速系统，还应把电源完整性分析前移到叠层和布局阶段，避免等到样板测试时才处理压降、纹波和电源串扰问题。