产品EMC认证不通过，很多时候并不是单个元器件的问题，而是PCB上的高速信号、电源噪声和大电流回路通过传导或辐射方式向外扩散造成的结果。等到样机送检后再增加磁珠、屏蔽罩或滤波器，往往只能缓解部分问题，还可能增加成本并延误项目进度。

降低EMC认证风险，应从原理图、叠层、布局、布线、电源完整性、接口防护和结构接地等方面同步考虑。核心原则可以概括为：缩小高频电流回路、保持回流路径连续、控制噪声源、减少耦合路径，并提高敏感电路的抗干扰能力。

一、什么是EMC？认证主要测试什么？

EMC是电磁兼容性的简称，要求电子产品在规定的电磁环境中正常工作，同时自身产生的电磁干扰不能超过标准限值。

EMC测试通常包括两大类：

电磁发射：检查产品产生的传导干扰和辐射干扰是否超标；

电磁抗扰度：检查产品受到静电、浪涌、射频场或脉冲干扰时能否正常工作。

常见项目包括传导发射、辐射发射、静电放电、射频辐射抗扰度、电快速瞬变脉冲群、浪涌、射频传导抗扰度以及电压暂降等。具体项目和限值，应根据产品类别、销售地区及适用标准确定。

PCB设计对高频噪声的产生、传播和耦合具有直接影响，因此是EMC整改成本最低、效果通常也最明显的环节之一。

二、PCB产生EMC问题的主要原因

从电路角度看，EMC问题通常由三个要素共同形成：

噪声源＋耦合路径＋接收对象

噪声源可能来自时钟、DC-DC电源、晶振、高速接口、电机驱动、继电器和功率开关器件；耦合路径可能是PCB走线、电源线、地平面、接口线缆或空间辐射；接收对象则可能是板内敏感电路、外部设备或测试天线。

常见原因包括：

高频信号上升沿过快；

高速走线缺少连续参考平面；

信号或电源回路面积过大；

开关电源热回路布局不合理；

去耦电容距离芯片电源引脚过远；

接口滤波器距离连接器过远；

信号跨越地平面分割区域；

线缆成为共模电流的辐射天线；

机壳地、保护地和信号地连接不合理；

晶振、时钟等噪声源靠近板边或接口。

EMC设计不能只关注“哪根信号线频率最高”。即使信号基频不高，只要上升沿足够快，也会包含丰富的高频谐波，产生辐射和串扰。

三、合理的PCB叠层是EMC设计的基础

1. 高速信号层紧邻完整地平面

高速信号应优先参考连续地平面。信号层与参考地层之间距离越小，电磁场约束通常越好，回路面积也越小，有助于降低辐射和串扰。

对于四层板，可根据器件和电源需求采用类似以下结构：

顶层信号与器件—完整地层—电源或低速信号层—底层信号与器件

具体结构不能机械套用，应结合板厚、铜厚、阻抗、电源数量和布线密度确定。

2. 不要让高速信号跨越平面分割

当信号跨越地平面开槽、隔离带或参考平面边界时，回流电流无法沿走线下方连续返回，只能绕行或通过其他耦合路径返回。这会增大回路面积，并提高辐射和串扰风险。

多电压系统可以分割电源平面，但高速信号应尽量参考完整地平面。

3. 合理控制信号层与参考层距离

如果信号层距离参考地层过远，电磁场会扩散到更大空间。设计叠层时，应在满足阻抗和制造要求的前提下，缩短信号层与参考平面的介质距离。

4. 保持叠层对称

对称叠层有利于降低PCB翘曲，也能使阻抗、铜分布和制造过程更稳定。虽然对称本身不能直接解决所有EMC问题，但稳定的叠层结构是控制信号完整性和电源完整性的基础。

四、布局阶段如何控制噪声？

1. 按功能和噪声等级分区

PCB可划分为电源入口区、开关电源区、高速数字区、模拟采样区、接口区和功率驱动区。噪声源与敏感电路之间应保持合理距离。

例如：

DC-DC远离ADC、基准源和晶振；

电机驱动远离传感器前端；

高速处理器与DDR尽量紧凑；

接口保护和滤波器靠近连接器；

高频时钟远离板边和外接线缆。

功能分区并不等于切割地平面。多数情况下，应保持地平面完整，通过器件布局和走线路径控制不同电流区域。

2. 缩小高频电流环路

电流回路面积越大，形成辐射天线的可能性越高。DC-DC输入电容、功率开关器件和地之间的高频脉动回路，应尽可能短而紧凑。

去耦电容也应靠近芯片电源引脚放置，使高频电流在局部闭合，减少其进入整个电源网络。

3. 将接口器件放在板边

ESD保护、共模电感、滤波电容和浪涌防护器件应靠近接口连接器。外部干扰进入PCB后，应先经过保护和滤波，再进入内部电路。

如果保护器件距离连接器过远，干扰电流可能在到达保护器件前已经通过走线耦合到其他区域。

4. 避免噪声源靠近连接器

晶振、时钟发生器、开关电源SW节点和高速总线不宜靠近外接接口。连接在线缆上的共模噪声可能使整条线缆成为高效辐射天线。

五、布线时如何降低辐射发射？

1. 高速走线尽量短

高速信号路径越长，耦合和辐射风险通常越高。时钟、DDR、USB、PCIe、HDMI和以太网等关键信号应优先规划，减少绕行和不必要的过孔。

2. 保持参考平面连续

走线下方应有连续参考地。不要让高速线跨越电源岛边界、地缝、开槽或大面积无铜区域。

3. 控制过孔和换层

高速信号每次换层都可能改变参考平面并增加寄生参数。换层时应在信号过孔附近设置回流地过孔，使高频回流能够快速完成层间转换。

4. 差分线保持合理耦合

差分信号应尽量保持等距、等长和对称，避免两个信号之间出现明显过孔数量、参考平面或周边环境差异。差分不平衡会将部分差模信号转换成共模噪声，增加辐射风险。

差分对间距和线宽应根据目标阻抗及叠层计算，不应简单采用固定数值。

5. 减少线缆附近的长距离平行走线

高速信号与接口、电源线、板边或敏感模拟线长距离平行时，容易产生电容和电感耦合。必要时可增大间距、调整走向或使用完整地平面进行隔离。

6. 控制信号上升沿

EMC与信号边沿速度密切相关。驱动能力过强会增加过冲、振铃和高频谐波。对于不需要极快边沿的信号，可以通过驱动强度设置、串联端接或阻抗匹配降低高频能量。

但串联电阻的阻值和位置需要结合源端阻抗、走线阻抗及信号质量确定，不能随意添加。

六、电源设计对EMC有什么影响？

1. 去耦电容靠近电源引脚

高频去耦电容应靠近芯片电源和地引脚，连接路径应短而宽。电容焊盘附近应配置电源过孔和接地过孔，降低回路寄生电感。

去耦电容并非越多越好。应结合电容有效容值、ESR、ESL和PDN阻抗选择，避免出现明显的反谐振峰。

2. 优化开关电源布局

DC-DC是常见的EMC噪声源，布局时应重点控制：

输入电容高频回路；

功率MOS管和整流器回路；

SW节点铜皮面积；

电感与输出电容路径；

反馈线与采样地；

功率地与信号地回流关系。

SW节点具有较高的电压变化率，不宜大面积铺铜，也不宜在其正下方布置敏感信号。

3. 避免电源平面产生细颈

大电流经过狭窄铜皮或单个过孔时会产生压降和噪声，不仅影响电源完整性，也可能形成共阻抗耦合。应检查从稳压器到负载的完整路径，而不是只看局部铜皮面积。

4. 控制输入和输出线缆上的共模电流

电源线和接口线缆是常见的辐射路径。入口滤波器应靠近连接器布置，并保证滤波前后的走线和回流区域相对独立，避免噪声通过空间或铜皮绕过滤波器。

七、接口区域应该怎样设计？

外部接口既可能把板内噪声传出去，也可能把静电、浪涌和射频干扰引入PCB，是EMC设计的重点区域。

建议遵循以下原则：

TVS器件靠近连接器放置；

ESD泄放路径短、宽、直接；

保护地或机壳地连接路径避免穿过数字地内部；

共模电感和滤波器按信号方向排列；

连接器到保护器件之间不布置敏感信号；

接口差分线保持阻抗连续；

屏蔽连接器外壳采用低阻抗方式连接机壳地；

高频接口附近配置必要的接地过孔。

ESD电流应尽快泄放到机壳地、保护地或指定参考地，避免其穿越整个PCB。如果没有金属机壳，则需要结合产品结构和系统接地方式设计泄放路径。

八、地平面和机壳地应该怎么处理？

信号地、保护地和机壳地的连接方式没有统一答案，应结合产品是否接地、外壳材料、接口类型和适用标准设计。

一般来说：

高速数字信号需要连续信号地作为参考；

屏蔽层需要低阻抗、高频性能良好的机壳连接；

接口浪涌和ESD电流应避免进入敏感信号地；

机壳地与信号地可根据系统要求采用单点、直接或电容耦合方式；

安规保护地不得仅凭PCB习惯随意处理。

在高频条件下，一根细长接地线具有较大的寄生电感，可能无法有效泄放干扰。因此，屏蔽壳通常更适合采用短而宽的连接，并结合接地焊盘或多个过孔降低高频阻抗。

九、接地过孔围栏是否越密越好？

接地过孔围栏可用于连接不同层的地铜、约束边缘电磁场，并改善射频、高速接口和屏蔽区域的回流条件。但其效果与频率、板厚、过孔间距和结构设计有关。

常见应用位置包括：

PCB板边；

射频传输线两侧；

高速连接器周围；

屏蔽罩边缘；

不同功能区域边界；

电源入口和接口保护区域。

过孔围栏并非越密越好。过密会增加布线难度和制造成本，还可能破坏阻抗结构。具体间距应结合最高关注频率、波长、叠层和仿真结果确定。

十、预留哪些EMC整改位置？

即使前期设计充分，也建议在首版PCB中预留一定的调试空间，例如：

高速信号串联电阻位置；

电源入口的共模电感和π型滤波位置；

接口处的TVS和滤波电容位置；

模拟电源磁珠或0Ω电阻位置；

时钟输出端端接位置；

机壳地与信号地之间的可选连接位置；

DC-DC吸收网络位置；

屏蔽罩接地点；

关键电源和信号测试点。

预留位置不代表所有器件都必须安装，而是让样机测试后可以通过更换、短接或取消器件快速验证整改方案。

需要注意的是，预留焊盘会引入支路和寄生参数。高速信号上的预留结构应尽量短小，并在信号完整性允许的范围内使用。

十一、EMC设计中常见的错误

1. 认为铺地越多，EMC一定越好

如果铺地形成孤岛、细长支路或没有足够接地过孔，可能无法提供有效回流，甚至形成寄生天线。铺地质量比面积更重要。

2. 通过切地隔离所有噪声

随意切割地平面容易造成高速回流绕行。多数混合信号系统更适合使用完整地平面，再通过器件分区控制回流路径。

3. 把滤波器放在噪声源附近而远离接口

如果目标是阻止噪声进入外部线缆，滤波器应靠近连接器。滤波器与接口之间过长的走线仍可能耦合噪声。

4. 只关注时钟频率，不关注上升沿

低频控制信号如果边沿很快，同样可能包含大量高频谐波。EMC分析应关注信号带宽，而不只是标称频率。

5. 依赖屏蔽罩解决全部问题

屏蔽罩可以降低部分空间辐射，但无法代替合理的回流路径、端接和电源滤波。若噪声通过线缆传导出去，单纯增加屏蔽罩可能效果有限。

6. 使用长接地线测量电源纹波

普通示波器探头的长接地线容易形成环路并拾取空间噪声，导致测试结果虚高。测量高频纹波时应使用短地弹簧、同轴接口或低电感探测方式。

十二、如何在送检前进行风险排查？

正式认证前，可以通过预一致性测试提前发现问题：

使用频谱仪和近场探头扫描晶振、DC-DC、处理器及接口区域；

使用电流探头检查电源线和接口线缆的共模电流；

在屏蔽室或简易测试环境中进行辐射发射预扫；

测量开关电源SW节点、输出纹波和振铃；

检查高速信号过冲、反射和共模成分；

对接口进行ESD、EFT或浪涌预测试；

在不同负载、工作模式和线缆状态下重复测试；

记录超标频点，并与时钟及开关频率进行对应分析。

发现某个超标频点后，可以比较它是否为晶振、时钟、开关电源或高速接口频率的基波或谐波，从而缩小排查范围。

十三、PCB制造环节也会影响EMC表现吗？

PCB实际生产参数与设计假设不一致，可能影响阻抗、信号边沿和滤波效果。例如介质厚度、铜厚、线宽补偿和材料介电特性发生变化，都可能导致高速走线阻抗偏移。

聚多邦可提供1—40层PCB、1—5阶HDI、高频高速板材及阻抗控制加工，并支持背钻、盘中孔、厚铜和混压等工艺。投产前可针对叠层、阻抗线宽、线距、孔径、参考平面连续性及铜皮制造间距进行DFM检查，减少制造参数与设计文件不匹配带来的风险。

需要明确的是，PCB制造商的DFM检查主要验证加工可行性，不能代替产品级EMC设计和认证测试。产品是否满足EMC标准，还取决于原理图、器件选型、软件工作模式、线缆、外壳、接地方式以及整机结构。

常见问题

1. 两层PCB能否通过EMC认证？

可以，但两层板的完整地平面和回流路径更难保证。设计时可优先保持一层尽量完整接地，减少底层布线和地铜切割。对于高速、高功率或接口较多的产品，增加层数通常更有利于控制EMC风险。

2. EMC设计一定需要增加磁珠吗？

不一定。磁珠只能抑制特定频率范围的噪声，选型不当还可能与电容形成谐振。应先判断噪声频率和传播路径，再决定是否使用。

3. 地平面能不能开槽隔离模拟区和数字区？

没有明确回流分析时不建议开槽。完整地平面配合合理的器件分区，通常比简单切地更稳妥。

4. 为什么实验室中正常，连接长线后辐射超标？

长线缆可能被共模电流激励并形成高效天线。出现这种情况时，应重点检查接口滤波、屏蔽接地、共模噪声以及连接器附近的PCB布局。

5. EMC整改应该先加屏蔽还是先改PCB？

应先识别噪声源和耦合路径。如果问题来自回流中断、DC-DC热回路或接口共模电流，优化PCB通常更有效；如果主要为局部空间辐射且结构允许，再评估屏蔽措施。

总结

降低EMC认证不通过的风险，关键在于从PCB设计初期控制噪声源、耦合路径和敏感节点。叠层上应为高速信号提供连续参考地，布局上要分开噪声源与敏感电路，布线上应缩小回路并减少参考平面变化，接口处则要建立短而直接的滤波和泄放路径。

对于复杂产品，建议采用“设计评审—仿真分析—样机预扫—问题定位—正式送检”的流程。EMC越早介入，修改成本越低，也越容易避免样机完成后反复改板。